- •Введение
- •1. Классификация интегральных микросхем
- •2. Технология изготовления полупроводниковых имс на основе биполярных структур
- •2.1. Электрическая изоляция элементов
- •2.2. Планарно-диффузионные технологии с изоляцией элементов p-n-переходами и резистивной изоляцией
- •2.3. Планарно-эпитаксиальные технологии с изоляцией элементов p-n-переходами
- •2.4. Планарно-эпитаксиальные технологии с диэлектрической изоляцией элементов
- •2.5. Технология изготовления имс с комбинированной изоляцией
- •2.6. Биполярные технологии изготовления бис и сбис
- •2.7. Технология совмещенных имс
- •2.8. Конструкции элементов полупроводниковых имс на биполярных структурах
- •2.8.1. Интегральные биполярные транзисторы
- •2.8.2. Многоэмиттерный транзистор
- •2.8.3. Многоколлекторные транзисторы
- •2.8.4. Транзистор с барьером Шоттки
- •2.8.5. Супербета транзистор
- •2.8.6. Транзисторы p-n-p
- •2.8.7. Быстродействующие транзисторы с уменьшенными размерами элементов
- •2.8.8. Транзисторы с эмиттерами на гетеропереходах
- •2.8.9. Эволюция конструктивно-технологических вариантов биполярных транзисторов
- •2.8.10. Интегральные диоды
- •2.8.11. Интегральные резисторы
- •2.8.12. Интегральные конденсаторы
- •3. Технология изготовления полупроводниковых имс на основе мдп - структур
- •3.1. Конструкции элементов полупроводниковых имс
- •3.1.1. Интегральные мдп - транзисторы
- •3.1.2. Вспомогательные элементы мдп-имс
- •3.1.3. Интегральные мдп - конденсаторы
- •3.2. Технология производства мдп-имс
- •3.2.1. Базовая технология мдп-имс
- •3.2.2. Самосовмещенная мтоп - технология
- •3.2.3. Технология двойной диффузии (дмдп - технология)
- •3.2.4. Технология с многослойным диэлектриком
- •3.2.5. Технология комплементарных мдп-имс (кмдп - технология)
- •3.2.8. Технология мдп сбис полупроводниковых постоянных запоминающих устройств (мдп сбис ппзу - технология)
- •3.2.9. Технология имс на основе приборов с зарядовой связью (пзс - технология)
- •3.3. Некоторые конструктивно-технологические проблемы субмикронных мдп - структур
- •3.3.1. Короткоканальные эффекты
- •3.3.2. Проблемы масштабирования
- •3.3.3. Подзатворные диэлектрики
- •3.3.4. Формирование сток – истоковых областей
- •3.3.5. Формирование области канала
- •3.3.6. Формирование затвора
- •4. Технология производства биполярно-полевых полупроводниковых имс
- •4.1. Конструкции элементов биполярно-полевых имс
- •4.1.1. Полевые транзисторы
- •4.1.2. Биполярно-полевая структура с биполярным и V-птуп - транзистором
- •4.1.3. Структура с биполярным и птуп – транзистором, полученная применением ионного легирования
- •4.1.4. Биполярно-полевая структура с высоким коэффициентом усиления биполярного транзистора
- •4.1.5. Структура биполярно-полевой каскодной схемы
- •4.1.6. Биполярно-полевая структура с высоким быстродействием
- •4.1.7. Биполярно-полевые структуры инжекционно-полевой логики (ипл - структуры)
- •4.1.8. Биполярно-полевые структуры с мдп - транзисторами (би-мдп - структуры)
- •4.2. Технология изготовления биполярно-полевых структур
- •4.2.1. Технология биполярно-полевых имс
- •4.2.2. Технология биполярно-полевых имс с птуп
- •5. Технология изготовления имс на основе полупроводников aiiibv
- •5.1. Элементы имс на полупроводниках группы aiiibv
- •5.1.1. Диоды
- •5.1.2. Биполярные транзисторы с гетеропереходами
- •5.1.3. Полевые транзисторы
- •5.2. Современные тенденции формирования aiiibv-структур
- •6. Переход от микро – к нанотехнологиям
- •6.1. Физические основы нанотехнологий в микроэлектронике
- •6.2. Элементы на основе наноэлектронных структур
- •6.2.1. Резонансно-туннельный диод
- •6.2.2. Металлический одноэлектронный транзистор
- •6.2.3. Спиновой полевой транзистор
- •6.2.4. Элементы молекулярной электроники
- •6.2.5. Структуры на основе квантовых точек и проволок
- •6.2.6. Электронные элементы на основе нанотрубок
- •6.3. Зондовые сканирующие нанотехнологии
- •Заключение
- •Библиографический список
- •Оглавление
- •394026 Воронеж, Московский просп., 14
2. Технология изготовления полупроводниковых имс на основе биполярных структур
Особенностью структуры полупроводниковых ИМС является то, что все элементы изготовляются в едином технологическом процессе, в котором легко реализуется так называемая групповая планарная технология. При этом элементы изготавливаются либо на общей плоской поверхности, например в виде токопроводящих тонкопленочных дорожек, либо в весьма тонком приповерхностном слое кристалла (диоды, транзисторы). Для такой технологии необходимо придать планарность конструкции диодов и транзисторов.
При описании конструкции элементов ИМС и самой интегральной микросхемы используются ее изображения в виде структурной и топологической схем. Структурная схема ИМС – это ее изображение в разрезе, а топологическая – в плане.
На рис. 2.1 а, б представлен участок ИМС, на котором расположен планарный полупроводниковый резистор.
Рис. 2.1. Структурная (а) и топологическая (б) схемы участка ИМС, содержащего планарный резистор в виде прямоугольной p- области, сформированной в n- кристалле (штриховкой обозначен диэлектрический слой): δ - ширина токопроводящей дорожки
На рис. 2.1 а, б виден p-n-переход, ограничивающий планарный резистор. Сопротивление резистора определяется удельным сопротивлением p-области и ее размерами h, l, ∆l. Токопроводящие дорожки соединяют резистор с другими элементами ИМС. Аналогичным образом могут быть представлены любые участки ИМС, выполненной в планарном варианте.
На рис. 2.2 приведены структурные схемы планарного конденсатора (а), диода (б) и транзистора (в).
Рис. 2.2. Структурные схемы емкости (а), диода (б) и транзистора (в) в планарном исполнении: К – контакт к коллектору,
Б – к базе, Э – к эмиттеру, ИП - изолирующий «карман»
Структура планарного транзистора (рис. 2.2, в) включает эмиттер p-типа, окружающий его эмиттерный p-n-переход и эмиттерный контакт (на рис. 2.2 в обозначен буквой «Э»). ниже расположена база n-типа, окруженная коллекторным p-n- переходом, и коллектор p-типа.
2.1. Электрическая изоляция элементов
На рис. 2.3 показаны два n-p-n-транзистора, выполненные в общей кремниевой подложке n-типа. Как видно, коллекторы транзисторов оказались связаны через подложку. Такие связи, как правило, неприемлемы: они не соответствуют желательной конфигурации схемы. Следовательно, элементы биполярных полупроводниковых ИС нужно изолировать друг от друга с тем, чтобы необходимые соединения осуществлялись только путем металлической разводки.
В случае изготовления на одной подложке МДП - транзисторов истоки и стоки смежных элементов (рис. 2.4) оказываются разделенными встречно-включенными p-n-переходами. Однако с ростом степени интеграции и «сближением» элементов, обратные токи разделительных p-n-переходов растут и возникает необходимость изоляции и МДП – элементов.
Рис. 2.3. Внутренняя связь элементов биполярных ИС через подложку в отсутствие изоляции
Рис. 2.4. Отсутствие связи между элементами МДП - транзисторных ИС
Как отмечалось выше, существуют два основных метода изоляции элементов: изоляция обратносмещенным p-n-переходом и изоляция диэлектриком (рис. 2.5).
Обедненный слой p-n-перехода, особенно при большом обратном смещении, имеет очень высокое удельное сопротивление, близкое к удельному сопротивлению диэлектриков. Поэтому указанные два типа изоляции различаются не столько удельным сопротивлением изолирующего слоя, сколько его структурой. Изоляцию p-n-переходом относят к однофазным способам, имея в виду, что материал по обе стороны и в пределах изолирующего слоя один и тот же - кремний. Изоляцию диэлектриком относят к двухфазным способам, имея в виду, что материал (фаза) изолирующего слоя отличается от материала подложки – кремния. Учитывая, что при разработке ИС происходит постоянное снижение рабочих напряжений, изоляция диэлектриком предпочтительнее.
Рис. 2.5 Основные методы изоляции элементов ИС:
а – с помощью p-n-переходов; б - с помощью диэлектрика
Из рис. 2.5, а видно, что изоляция p-n-переходом сводится к образованию двух встречно-включенных диодов между изолируемыми элементами – так же, как в МДП - транзисторных ИС (рис. 2.4). Для того, чтобы оба изолирующих диода находились под обратным смещением (независимо от потенциалов коллекторов), на подложку задают максимальный отрицательный потенциал от источника питания ИС.
Изоляция p-n-переходом хорошо вписывается в общий технологический цикл биполярных ИС, однако ее недостатки - относительно большая площадь изолирующих областей, сравнимая с площадью, отводимую под транзистор и даже превышающая ее; большая паразитная емкость изолирующих p-n-переходов и появление дополнительных паразитных элементов в структуре микросхемы; необходимость подачи на изолирующий p-n-переход определенного по величине и знаку напряжения смещения; наличие четырехслойных структур n-p-n-p и p-n-p-n-типа, которые обладают положительной обратной связью по току, вследствие чего при воздействии на них ионизирующих факторов увеличение тока через эти структуры будет приводить к еще большему его возрастанию.
Указанные недостатки не позволяют добиться существенных успехов в росте быстродействия микросхем, увеличения степени их интеграции, радиационной стойкости в интервале температур.
Изоляция диэлектриком более совершенная (рис. 2.5, б). При комнатной температуре токи утечки в диэлектрике на 3 – 5 порядков меньше, чем обратные токи p-n-перехода. Что касается паразитной емкости, то она имеет место и при диэлектрической изоляции. Однако ее легко сделать меньше барьерной, выбирая материал с малой диэлектрической проницаемостью и увеличивая толщину диэлектрика. Как правило, паразитная емкость при диэлектрической изоляции почти на порядок меньше чем при изоляции p-n-переходом.
Но для осуществления такого способа изоляции необходим довольно сложный технологический процесс, включающий в себя операции по размещению в диэлектрическом материале островков монокристаллического кремния и операции по формированию p-n-переходов в этих островках (рис. 2.5, б). Труден подбор материала диэлектрической подложки для этой конструкции, поскольку коэффициенты термического расширения подложки и монокристаллического кремния должны совпадать, иначе проведение операций, связанных с нагревом, станет невозможным из-за коробления структур и появления дефектов в кристаллической решетке кремния.
Основными недостатками конструкций с диэлектрической изоляцией элементов являются: сложный технологический процесс и малый выход годных микросхем; плохой отвод тепла от элементов микросхемы в подложку, поскольку тепловое сопротивление диэлектрических материалов в десятки раз больше теплового сопротивления монокристаллического кремния; трудность создания разводки из-за сравнительно большого перепада высот рельефа поверхности в структурах КНД; высокая плотность дефектов структуры в изолированных островках кремния и низкая воспроизводимость параметров элементов микросхем.
Сочетание обоих методов привело к появлению более совершенных комбинированных методов изоляции, в которых объединяются технологичность изоляции p-n-переходом и высокие качества диэлектрической изоляции: элементы микросхемы со стороны подложки изолированы обратно – смещенными p-n-переходами, а с боковых сторон – диэлектриком (окислом, стеклом, керамикой, поликремнием и т.д.). Таким образом, изоляция p-n-переходами заменяется изоляцией диэлектриком в наиболее уязвимом приповерхностном слое и с боковых сторон.
Комбинированная изоляция позволяет уменьшить паразитные емкости изолированных областей на подложку за счет устранения боковых участков p-n-переходов, устранить токи утечки в области выхода p-n-переходов на поверхность и на боковых участках p-n-переходов. В то же время при методе комбинированной изоляции удается обеспечить хорошие условия теплоотвода и увеличить степень интеграции элементов в микросхеме за счет сокращения площади, отводимой под изоляцию.